Rexroth R900586919产品系列
MATLAB 更新包括：
o 新增更快运行 MATLAB 代码的执行引擎
o 用于创建、分析图形和网络并实现可视化的图形函数和有向图函数
o 附加浏览器 — 用于增加社区创作的工具箱和 MathWorks 工具箱、应用、函数、模型及硬件支持的单一界面
o 对 iOS 传感器、Raspberry Pi 2 和 BeagleBone Black 的硬件支持
MATLAB Compiler SDK：可部署的 MATLAB 组件，与采用 Python 编写的应用程序集成
Statistics and Machine Learning Toolbox：用于拟合模型的SVR(支持向量回归)和高斯过程(Kriging)， 用于分类学习应用的PCA特征变换和65个函数的GPU加速
Parallel Computing Toolbox：Statistics and Machine Learning Toolbox 中函数的 GPU 加速，包括概率分布、描述性统计和假设检验，以及其他 MATLAB 函数
Image Processing Toolbox：Gabor 及盒滤波，20个函数可使用MATLAB Coder生成C代码，并改进了灰度形态和滤波性能
Computer Vision System Toolbox：3-D 点云处理，包括几何形状拟合、法向矢量估算和可视化
Database Toolbox：更快的数据库读取和写入速度
Control System Toolbox：2-DOF PID 控制器调节
Robust Control Toolbox：使用 systune 和 Control System Tuner 应用进行鲁棒调节，为不确定参数对象自动调节鲁棒控制器
Simub 产品系列
Rexroth R900586919更新包括：
o 新增在示波器中通过光标和测量值来查看和调试信号的 UI
o 用于创建可重用组件和简化大型建模项目的引用项目
o 在仿真过程中，始终开启模块参数和工作空间变量的微调
o 可用于 Simub、Stateflow 和 Simub Coder的多语言模块名称、信号名称和 MATLAB 函数注释
Stateflow：消息 —可承载数据并且可以排队的新增对象
Simscape：两相流体模块库，线性切换系统仿真速度改进
Simub Design Optimization：借助 Simub 快速重启，提高了参数估计和响应优化速度
信号处理和通信
Antenna Toolbox：无限阵列分析和 E-H 域的可视化
LTE System Toolbox： Release 12 Small cells下行 256 QAM 调制、Release 11 多区零功率 CSI-RS 模式和增强波形生成
代码生成
MATLAB Coder：元胞数组的 C 代码生成
Embedded Coder：快速配置模型，以生成高效、可重用代码
HDL Coder：使用 AXI4 接口为 Xilinx Zynq 和 Altera SoC FPGA 调节运行时硬件参数
Simub PLC Coder：可以为 Siemens TIA Portal IDE 生成代码，并在 Siemens TIA Portal 和 STEP 7 IDE 中支持全局变量
测试和验证
Simub Design Verifier：C-S function分析和Model Advisor运行时错误检查
Simub Test：使用 Simub Design Verifier 生成的输入创建测试用例，可利用 DO Qualification Kit 和 IEC Certification Kit 进行工具鉴定
Polyspace Bug Finder：用于检测代码漏洞的检查项和动态结果显示
Analog Devices, Inc.最近推出一款高性能时钟抖动衰减器HMC7044，其支持JESD204B串行接口标准，适用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA)。JESD204B接口专门针对高数据速率系统设计需求而开发，3.2 GHz HMC7044时钟抖动衰减器内置可以支持和增强该接口标准特性的独特功能。HMC7044提供50 fs抖动性能，可改善高速数据转换器的信噪比和动态范围。该器件提供14路低噪声且可配置的输出，可以灵活地与许多不同的器件接口。HMC7044还具有各种时钟管理和分配特性，使得基站设计人员利用单个器件就能建完整的时钟设计。
ADI时钟抖动衰减器优化JESD20.jpg
基站应用中有许多串行JESD204B数据转换器通道需要将其数据帧与FPGA对齐。HMC7044时钟抖动衰减器可在数据转换器系统中产生源同步且可调的样本和帧对齐(SYSREF)时钟，使JESD204B系统设计得以简化。该器件具有两个锁相环(PLL)和重叠的片内压控振荡器(VCO)。第一PLL将一个低噪声、本地压控时钟振荡器(VCXO)锁定至噪声相对较高的参考，而第二PLL将VCXO信号倍频至VCO频率，仅增加非常小的噪声。对于蜂窝基础设施JESD204B时钟产生、无线基础设施、数据转换器时钟、微波基带卡和其它高速通信应用，HMC7044架构可提供出色的频率产生性能，相位噪声和积分抖动均很低。
HMC7044时钟抖动衰减器主要特性
支持JEDEC JESD204B
超低均方根抖动：50 fs（12 KHz至20 MHz，典型值）
噪底：-162 dBc/Hz (245.76 MHz)
低相位噪声：<-142 dBc/Hz（800 kHz至983.04 MHz输出频率）
PLL2提供多达14路差分器件时钟
支持最高5 GHz的外部VCO输入
片内稳压器提供出色的PSRR
联系人：小费
ＱＱ：2851759102
邮箱：2851759102@qq.com
传真：0592-5580710
电话：0592-2350124
手机：18050025437
